開關電源功耗分析論文

　　摘要：

　　要減小開關電源待機損耗，提高待機效率，首先要分析開關電源損耗的構成。根據損耗分析可知，切斷啟動電阻，降低開關頻率，減小開關次數可減小待機損耗，提高待機效率。本文簡要介紹提高開關電源待機效率的方法。

　　關鍵詞：

　　損耗開關電源效率構成

　　一、引言

　　隨著能源效率和環保的日益重要，人們對開關電源待機效率期望越來越高，客戶要求電源製造商提供的電源產品能滿足BLUEANGEL，ENERGYSTAR，ENERGY2000等綠色能源標準，而歐盟對開關電源的要求是：到2005年，額定功率為0.3W～15W，15W～50W和50W～75W的開關電源，待機功耗需分別小於0.3W，0.5W和0.75W.而目前大多數開關電源由額定負載轉入輕載和待機狀態時，電源效率急劇下降，待機效率不能滿足要求。這就給電源設計工程師們提出了新的挑戰。

　　二、開關電源功耗分析

　　要減小開關電源待機損耗，提高待機效率，首先要分析開關電源損耗的構成。以反激式電源為例，其工作損耗主要表現為：MOSFET導通損耗，MOSFET寄生電容損耗，開關交疊損耗，PWM控制器及其啟動電阻損耗，輸出整流管損耗，箝位保護電路損耗，反饋電路損耗等。其中前三個損耗與頻率成正比關係，即與單位時間內器件開關次數成正比。在待機狀態，主電路電流較小，MOSFET導通時間ton很小，電路工作在DCM模式，故相關的導通損耗，次級整流管損耗等較小，此時損耗主要由寄生電容損耗和開關交疊損耗和啟動電阻損耗構成。

　　三、提高待機效率的方法

　　根據損耗分析可知，切斷啟動電阻，降低開關頻率，減小開關次數可減小待機損耗，提高待機效率。具體的方法有：降低時鐘頻率；由高頻工作模式切換至低頻工作模式，如準諧振模式（QuasiResonant，QR）切換至脈寬調製（PulseWidthModulation，PWM），脈寬調製切換至脈衝頻率調製（PulseFrequencyModulation，PFM）；可控脈衝模式（BurstMode）。

　　（一）切斷啟動電阻

　　對於反激式電源，啟動後控制晶片由輔助繞組供電，啟動電阻上壓降為300V左右。設啟動電阻取值為47kΩ，消耗功率將近2W.要改善待機效率，必須在啟動後將該電阻通道切斷。TOPSWITCH，ICE2DS02G內部設有專門的啟動電路，可在啟動後關閉該電阻。若控制器沒有專門啟動電路，也可在啟動電阻串接電容，其啟動後的損耗可逐漸下降至零。缺點是電源不能自重啟，只有斷開輸入電壓，使電容放電後才能再次啟動電路。

　　（二）降低時鐘頻率

　　時鐘頻率可平滑下降或突降。平滑下降就是當反饋量超過某一閾值，透過特定模組，實現時鐘頻率的線性下降。POWER公司的TOPSwitch-GX和SG公司的SG6848晶片內建了這樣的模組，能根據負載大小調節頻率。

　　（三）切換工作模式

　　1.QR→PWM對於工作在高頻工作模式的開關電源，在待機時切換至低頻工作模式可減小待機損耗。例如，對於準諧振式開關電源（工作頻率為幾百kHz到幾MHz），可在待機時切換至低頻的脈寬調製控制模式PWM（幾十kHz）。

　　IRIS40xx晶片就是透過QR與PWM切換來提高待機效率的。當電源處於輕載和待機時候，輔助繞組電壓較小，Q1關斷，諧振訊號不能傳輸至FB端，FB電壓小於晶片內部的一個門限電壓，不能觸發準諧振模式，電路則工作在更低頻的脈寬調製控制模式。

　　2.PWM→PFM

　　對於額定功率時工作在PWM模式的開關電源，也可以透過切換至PFM模式提高待機效率，即固定開通時間，調節關斷時間，負載越低，關斷時間越長，工作頻率也越低。圖5是採用NS公司的LM2618控制的Buck轉換器電路和分別採用PWM和PFM控制方法的'效率比較曲線。由圖可見，在輕載時採用PFM模式的電源效率明顯大於採用PWM模式時的效率，且負載越低，PFM效率優勢越明顯。將待機訊號加在其PW/引腳上，在額定負載條件下，該引腳為高電平，電路工作在PWM模式，當負載低於某個閾值時，該引腳被拉為低電平，電路工作在PFM模式。實現PWM和PFM的切換，也就提高了輕載和待機狀態時的電源效率。

　　透過降低時鐘頻率和切換工作模式實現降低待機工作頻率，提高待機效率，可保持控制器一直在運作，在整個負載範圍中，輸出都能被妥善的調節。即使負載從零激增至滿負載的情況下，能夠快速反應，反之亦然。輸出電壓降和過沖值都保持在允許範圍內。

　　（四）可控脈衝模式（BurstMode）

　　而FSD200則是透過控制內部驅動器實現可控脈衝模式，即將腳的反饋電壓與0.6V/0.5V遲滯比較器比較，由比較結果控制門極驅動輸出。我們可根據此原理用分立元件實現普通晶片的BurstMode功能。控制反饋通道是實現一般PWM控制器的可控脈衝模式的方法之一。

　　另外對於有使能腳的PWM控制器，如L6565等，用可控脈衝訊號控制使能腳使控制晶片有效或失效，也可以實現BurstMode，上述BurstSignal可由圖1中所示的遲滯比較器產生。

　　四、存在的問題

　　以上介紹的降頻和BurstMode方法在提高待機效率的同時，也帶來一些問題，首先是頻率降低導致輸出電壓紋波的增加，其次如果頻率降至20kHz以內，可能有音訊噪音。而在BurstMode的OFF時期內，如果負載激增，輸出電壓會大大降低，如果輸出電容不夠大，電壓甚至可能降低至零。如果增大輸出電容，以減小輸出電壓紋波，則會導致成本增加，並會影響系統動態效能。因此必須綜合考慮。