營造法式

[拼音]：V xingcao jinshu-yanghuawu-bandaoti jicheng dianlu

[英文]：V-groove MOS integrated circuit

在矽片表面上刻蝕出V型凹槽，並利用雙擴散或外延生長等工藝在槽內製作的MOS積體電路，稱為 VMOS電路。

基本原理

有些化學試劑對矽單晶的不同晶面有不同的腐蝕速率，即各向異性的腐蝕特性。使用某些專門的腐蝕液，如N2H4和H2O各佔50％的溶液、18克分子濃度的KOH等，對矽的腐蝕速率為[100]＞[110]＞[111]，[100]晶面的腐蝕速率幾乎是[111]晶面的100倍。使用SiO2作為腐蝕掩模，可以在[100]晶面的矽片上腐蝕出由四個會聚的[111]晶面組成的孔，形狀如同倒置的金字塔。腐蝕深度與氧化層開口寬度之比為 0.707，每一個腐蝕出的[111]面與矽片表面成54.74°角。使用另外的腐蝕液，對不同電阻率的矽有不同腐蝕速率，可使腐蝕前沿成為截頂的倒置金字塔形的腐蝕坑。前者腐蝕坑的剖面為 V形槽，後者則為U形槽。

結構

經過外延生長、雙擴散或離子注入等工藝加工的矽片，經過腐蝕可製成VMOS或UMOS場效應電晶體，其結構如下圖。N+矽襯底上的N-層是靠外延生長得到的。P型層和N+層用雙擴散法或離子注入法獲得。其他柵極和氧化層的製做與常規MOS工藝相同。這種MOS電晶體的溝道是口字形，位於P型區的傾斜表面上。V型（或U型）槽有一定傾角，所以溝道長度約為P型層厚度的1.5倍。在溝道與漏之間設定N-外延層，是為了增加擊穿電壓並減少輸出電容。

應用和發展

VMOS電路的優點是利用立體結構提高整合密度，獲得自對準（由擴散層深度而不是由光刻解析度決定）的短溝道結構，可用於高密度大規模積體電路。它能與E/D NMOS或 DMOS電路（見雙擴散金屬-氧化物-半導體積體電路）技術相容。但是，這種工藝比較複雜，[111]晶面溝道的電子遷移率低，除少數高密度的只讀儲存器產品外，對其他產品尚未推廣應用。另一方面，VMOS電晶體由於溝道短，寬長比可以做得很大，沒有二次擊穿效應，而且可用於多數載流子器件的抗輻射方面，在作為高頻大功率有源器件方面有重要進展。設計的主要問題是既要有低的導通電阻，又要有高的擊穿電壓。對於VMOS結構高頻功率管，通過選擇合適的外延層（電阻率和厚度）、採用多 V型槽並聯、加離子注入保護環和檯面結構等方法可以解決這一問題。採用UMOS結構可使槽底平坦，減少電場集中效應，能提高擊穿電壓。同時，在柵極加正電壓時，柵漏覆蓋區變為累積層，也有利於擴充套件電阻的減小。擊穿電壓高達幾百伏的VMOS電晶體已經研製成功。